《集成电路制造工艺》PPT课件

《《集成电路制造工艺》PPT课件》由会员分享，可在线阅读，更多相关《《集成电路制造工艺》PPT课件（55页珍藏版）》请在装配图网上搜索。

1、1,集成电路设计原理,2,微电子器件原理,半导体物理与器件,微电子工艺基础,集成电路,微波器件,MEMS,传感器,光电器件,课程地位和知识应用领域,固体物理,半导体物理,3,集成电路就是把许多分立组件制作在同一个半导体芯片上所形成的电路。早在1952年，英国的杜默 (Geoffrey W. A. Dummer) 就提出集成电路的构想。1958年9月12日，德州仪器公司(Texas Instruments)的基尔比 (Jack Kilby， 1923 )，细心地切了一块锗作为电阻，再用一块pn结面做为电容，制造出一个震荡器的电路，并在1964年获得专利，首度证明了可以在同一块半导体芯片上能包含不

2、同的组件。1964年，快捷半导体(Fairchild Semiconductor)的诺宜斯(Robert Noyce，19271990)，则使用平面工艺方法，即借着蒸镀金属、微影、蚀刻等方式，解决了集成电路中，不同组件间导线连结的问题。,集 成 电 路 的 发 展,4,在1970年代，决定半导体工业发展方向的，有两个最重要的因素，那就是微处理器 (micro processor)与半导体内存 (semiconductor memory) 。 在微处理器方面： 1968年，诺宜斯和摩尔成立了英特尔 (Intel) 公司，不久，葛洛夫 (Andrew Grove) 也加入了。 1969年，一个日本

3、计算器公司比吉康 (Busicom) 和英特尔接触，希望英特尔生产一系列计算器芯片，但当时任职于英特尔的霍夫 (Macian E. Hoff) 却设计出一个单一可程序化芯片，,5,1971年11月15日，世界上第一个微处理器4004诞生了，它包括一个四位的平行加法器、十六个四位的缓存器、一个储存器 (accumulator) 与一个下推堆栈 (push-down stack)，共计约二千三百个晶体管；4004与其它只读存储器、移位缓存器与随机取内存，结合成MCS-4微电脑系统；从此之后，各种集成度更高、功能更强的微处理器开始快速发展，对电子业产生巨大影响。三十年后，英特尔的Pentium II

4、I已经包含了一千万个以上的晶体管。,6,在 内存芯片方面：1965年，快捷公司的施密特 (J. D. Schmidt) 使用金氧半技术做成实验性的随机存取内存。1969年，英特尔公司推出第一个商业性产品，这是一 使用硅栅极、p型沟道的256位随机存取内存。,发展过程中最重要的一步，就是1969年，IBM的迪纳 (R. H. Dennard) 发明了只需一个晶体管和一个电容器，就可以储存一个位的记忆单元；由于结构简单，密度又高，现今半导体制程的发展水平常以动态随机存取内存的容量为标志。,7,大致而言， 1970年有1K的产品； 1974年进步到4K (栅极线宽10微米)； 1976年16K （5

5、微米）； 1979年64K (3微米)； 1983年256K （1.5微米）； 1986年1M （1.2微米）； 1989年4M (0.8微米)； 1992年16M (0.5微米)； 1995年64M (0.3微米)； 1998年到256M (0.2微米)， 大约每三年进步一个世代，2001年就迈入千兆位大关。,8,60年代发展出来的平面工艺，可以把越来越多的金氧半组件放在一块硅芯片上，从1960年的不到十个组件，倍数成长到1980年的十万个，以及1990年约一千万个，这个微芯片上集成的晶体管数目每两年翻一番的现象称为摩尔定律 (Moores law)，是Intel创始人摩尔(Gordon M

6、oore)在1964年的一次演讲中提出的，后来竟成了事实。,今天，在一个几百平方毫米面积的芯片上，集成的晶体管数目已经超过10亿。,9,中国半导体协会(CSIA)发布了2005年度中国十大IC设计公司排名。,珠海炬力以12.575亿元人民币年销售额勇夺桂冠。它是MP3播放器芯片的主要供货厂商 。 中星微电子，2005年销售额为7.678亿元人民币。它的主要产品是“星光系列”多媒体处理芯片，中星微电子最初提供PC用的摄像头芯片。后来瞄准了手机用多媒体处理芯片市场，并成功地打开了欧美市场。,排名第三到第十的分别是华大、士兰、大唐、上海华虹、 杭州友旺、绍兴芯谷、北京清华同方和无锡华润。 2005年

7、中国前十大IC设计公司的销售额已经达到51.63亿元人民币，根据CCID的预测，2005年中国集成电路设计业的市场规模约131亿元人民币，前十大IC设计公司的份额已经40%。,10,如NEC公司用0.15mCMOS工艺生产的4GB DRAM, 芯片中含44亿个晶体管，芯片面积985.6mm2。英特尔公司用0.25 m工艺生产的333MHz的 奔腾处理器，在一个芯片中集成了750万个晶体管。 集成电路之所以能迅速发展，完全由于巨大的经济效益。工业发达国家竞相投资。我国在“九五” 期间投资100个亿组建了集成电路“909”专项工程。2002年推出首款可商业化、拥有自主知识产权、通用高性能的CPU-

8、龙芯1号，它采用0.18 m工艺生产，主频最高达266MHz。今年研制的龙芯2号通过使用SPEC CPU2000对龙芯2号的性能分析表明，相同主频下龙芯2号的性能已经明显超过PII的性能，是龙芯1号的3-5倍,11,预见 根据国际半导体科技进程 (International Technology Roadmap for Semiconductor) 的推估，公元2014年，最小线宽可达0.035微米，内存容量更高达两亿五千六兆位，尽管新工艺、新技术的开发越来越困难，但相信半导体业在未来十五年内，仍会迅速的发展下去。,12,2006年度中国集成电路与分立器件制造前十大企业是： 中芯国际集成电路制

9、造有限公司 上海华虹(集团)有限公司 华润微电子(控股)有限公司 无锡海力士意法半导体有限公司 和舰科技(苏州)有限公司 首钢日电电子有限公司 上海先进半导体制造有限公司 台积电(上海)有限公司 上海宏力半导体制造有限公司 吉林华微电子股份有限公司,13,2006年度中国集成电路封装测试前十大企业是： 飞思卡尔半导体(中国)有限公司 奇梦达科技(苏州)有限公司 威讯联合半导体(北京)有限公司 深圳赛意法半导体有限公司 江苏新潮科技集团有限公司 上海松下半导体有限公司 英特尔产品(上海)有限公司 南通富士通微电子有限公司 星科金朋(上海)有限公司 乐山无线电股份有限公司,14,2006年度中国集

10、成电路设计前十大企业是： 炬力集成电路设计有限公司 中国华大集成电路设计集团有限公司(包含北京中电华大电子设计公司等) 北京中星微电子有限公司 大唐微电子技术有限公司 深圳海思半导体有限公司 无锡华润矽科微电子有限公司 杭州士兰微电子股份有限公司 上海华虹集成电路有限公司 北京清华同方微电子有限公司 展讯通信(上海)有限公司,15,第一章 集成电路制造工艺,集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段，也是集成电路设计的基础。,16,集成电路制造工艺分类,1. 双极型工艺（bipolar） 2. MOS工艺 3. BiMOS工艺,17,1-1 双极型集成电路工

11、艺(典型的PN结隔离工艺)(P15),18,思考题,1.与分立器件工艺有什么不同？ 2.需要几块光刻掩膜版(mask)? 3.每块掩膜版的作用是什么？ 4.器件之间是如何隔离的？ 5.器件的电极是如何引出的？,19,1.1.1 工艺流程,衬底准备（P型）,光刻n+埋层区,氧化,n+埋层区注入,清洁表面,20,1.1.1 工艺流程（续1）,生长n-外延,隔离氧化,光刻p+隔离区,p+隔离注入,p+隔离推进,21,1.1.1 工艺流程（续2）,光刻硼扩散区,硼扩散,氧化,22,1.1.1 工艺流程（续3）,光刻磷扩散区,磷扩散,氧化,23,1.1.1 工艺流程（续4）,光刻引线孔,清洁表面,24,

12、1.1.1 工艺流程（续5）,蒸镀金属,反刻金属,25,1.1.1 工艺流程（续6）,钝化,光刻钝化窗口,后工序,26,1.1.2 光刻掩膜版汇总,埋层区,隔离墙,硼扩区,磷扩区,引线孔,金属连线,钝化窗口,27,1.1.3 外延层电极的引出,欧姆接触电极：金属与掺杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓扩散。,28,1.1.4 埋层的作用,1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。,2.减小寄生pnp晶体管的影响（第二章介绍）,29,1.1.5 隔离的实现,1.P+隔离扩散要扩穿外延层，与p型衬底连通

13、。因此，将n型外延层分割成若干个“岛” 。 2. P+隔离接电路最低电位，使“岛” 与“岛” 之间形成两个背靠背的反偏二极管。,30,1.1.6 其它双极型集成电路工艺简介,对通隔离：减小隔离所占面积 泡发射区：减小发射区面积 磷穿透扩散：减小串联电阻 离子注入：精确控制参杂浓度和结深 介质隔离：减小漏电流,31,1.1.7 习题,P14: 1.1 工艺流程及光刻掩膜版的作用 1.3（1） 识版图 1.5 集成度与工艺水平的关系 1.6 工作电压与材料的关系,32,1.2 MOS集成电路工艺（N阱硅栅CMOS工艺）(P911)参考P阱硅栅CMOS工艺,33,思考题,1.需要几块光刻掩膜版？各自

14、的作用是什么？ 2.什么是局部氧化（LOCOS ) ？ （Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？ 6.衬底电极如何向外引接？,34,1.2.1 主要工艺流程 1.衬底准备,P型单晶片,35,1.2.1 主要工艺流程 2. 氧化、光刻N-阱(nwell),36,1.2.1 主要工艺流程 3. N-阱注入，N-阱推进,退火，清洁表面,37,1.2.1 主要工艺流程 4. 长薄氧、长氮化硅、光刻场区(active反版),38,1.2.1 主要工艺流程 5.场区氧

15、化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区注入）,39,1.2.1 主要工艺流程6. 栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻多晶 （polysiliconpoly),40,1.2.1 主要工艺流程 7. P+ active注入（Pplus）（ 硅栅自对准）,41,1.2.1 主要工艺流程 8. N+ active注入（Nplus Pplus反版） （ 硅栅自对准）,42,1.2.1 主要工艺流程 9. 淀积BPSG，光刻接触孔(contact)，回流,43,1.2.1 主要工艺流程 10. 蒸镀金属1，反刻金属1（metal1),44,1.2.1 主要工艺流程 11

16、. 绝缘介质淀积，平整化，光刻通孔(via),45,1.2.1 主要工艺流程 12. 蒸镀金属2，反刻金属2（metal2),46,1.2.1 主要工艺流程13. 钝化层淀积，平整化，光刻钝化窗孔(pad),47,1.2.2 光刻掩膜版简图汇总,N阱,有源区,多晶,Pplus,Nplus,引线孔,金属1,通孔,金属2,钝化,48,1.2.3 局部氧化的作用,2. 减缓表面台阶,3. 减小表面漏电流,1. 提高场区阈值电压,49,1.2.4 硅栅自对准的作用,在硅栅形成后，利用硅栅的遮蔽作用来形成MOS管的沟道区，使MOS管的沟道尺寸更精确，寄生电容更小。,50,1.2.5 MOS管衬底电极的引

17、出,NMOS管和PMOS管的衬底电极都从上表面引出，由于P-Sub和N阱的参杂浓度都较低，为了避免整流接触，电极引出处必须有浓参杂区。,51,1.2.6 其它MOS工艺简介,双层多晶：易做多晶电容、多晶电阻、叠栅MOS器件，适合CMOS数/模混合电路、EEPROM等,多层金属：便于布线，连线短，连线占面积小，适合大规模、高速CMOS电路,P阱CMOS工艺，双阱CMOS工艺 E/D NMOS工艺,52,1.2.7 习题,1.阐述N阱硅栅CMOS集成电路制造工艺的主要流程，说明流程中需要哪些光刻掩膜版及其作用。 2. NMOS管源漏区的形成需要哪些光刻掩膜版。,53,1.3 BI CMOS工艺简介,双极型工艺与MOS工艺相结合，双极型器件与MOS型器件共存，适合模拟和数/模混合电路。 (P911),54,1.3.1以CMOS工艺为基础的BI-MOS工艺,55,1.3.2以双极型工艺为基础的BI-MOS工艺,